

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

1999年 4月28日

出願番号

Application Number:

人

平成11年特許顯第122254号

出 願 Applicant (s):

日本電気株式会社

2000年 3月10日

特許庁長官 Commissioner, Patent Office 近藤隆隽

【書類名】

特許願

【整理番号】

53400054

【あて先】

特許庁長官殿

【国際特許分類】

H03L 7/16

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

石井 克浩

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100077827

【弁理士】

【氏名又は名称】

鈴木 弘男

【手数料の表示】

【予納台帳番号】

015440

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 PLL周波数シンセサイザ

【特許請求の範囲】

【請求項1】 電圧制御発信器の発生電圧の周波数と基準周波数との位相を 比較する位相比較器の出力でチャージポンプを駆動し、該チャージポンプの出力 で前記電圧制御発信器を駆動することによって、設定した所望の周波数の信号を 出力するPLL周波数シンセサイザにおいて、

前記チャージポンプの出力電圧および出力電流がその駆動限界に近い条件になる場合、前記電圧制御発信器の電源電圧を変動させ、前記電圧制御発信器の入力電圧の変化を相殺することを特徴とするPLL周波数シンセサイザ。

【請求項2】 電圧制御発信器の発生電圧の周波数と基準周波数との位相を 比較する位相比較器の出力でチャージポンプを駆動し、該チャージポンプの出力 で前記電圧制御発信器を駆動することによって、設定した所望の周波数の信号を 出力するPLL周波数シンセサイザにおいて、

前記設定した周波数に基づいて前記電圧制御発信器の電源電圧を制御することによって見かけロック範囲を広めたことを特徴とするPLL周波数シンセサイザ

【請求項3】 電圧制御発信器の発生電圧の周波数を第1の所定の分周数で分周した周波数と基準周波数を第2の所定の分周数で分周した周波数との位相を比較する位相比較器の出力でチャージポンプを駆動し、該チャージポンプの出力で前記電圧制御発信器を駆動することによって、設定した所望の周波数の信号を出力するPLL周波数シンセサイザにおいて、

前記電圧制御発信器の電源電圧を設定するVCO電源電圧設定装置と、前記設定した周波数に基づいて前記VCO電源電圧設定装置の設定電圧を制御する制御装置とを設けたことを特徴とするPLL周波数シンセサイザ。

【請求項4】 当該PLL周波数シンセサイザの負荷部分の急激な変動から 前記電圧制御発信器を保護するバッファアンプをさらに設けた請求項3に記載の PLL周波数シンセサイザ。

【請求項5】 前記制御装置が前記第1の所定の分周数および前記第2の所

定の分周数を設定することによって当該PLL周波数シンセサイザが出力する信号の周波数を設定する請求項3に記載のPLL周波数シンセサイザ。

【請求項6】 請求項1ないし5のいずれか1項に記載のPLL周波数シンセサイザを備えたことを特徴とする無線通信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明はPLL周波数シンセサイザに関する。

[0002]

【従来の技術】

現在一般的に用いられているPLL周波数シンセサイザでは、位相比較器の出力でチャージポンプを駆動し、さらにその出力でVCOを駆動するようになっている。チャージポンプの実装にも様々な方法が考えられるが、現在主流であるのは位相比較器の出力に応じてチャージポンプから電流を吐き出す、あるいは吸い込むといった動作をとるといった方法である。

[0003]

【発明が解決しようとする課題】

この構成のチャージポンプは構造が単純でかつ電流値を容易に上げることができるといった利点がある一方で、チャージポンプの出力端子の電圧が電源電圧、あるいはグランドに近くなった場合に、位相比較器からの信号を受けて吐き出し、吸い込みの動作を行う素子(一般的にはFETを用いる)の直流バイアスが大きく変化し、吐き出し、吸い込みのバランスが崩れるといった欠点がある。

[0004]

ところで、特開平10-107628号公報には、位相比較器の電源を制御することによって自然各周波数を一定にする周波数シンセサイザが開示されている

[0005]

この特開平10-107628号公報に開示された周波数シンセサイザでは、 上記のように位相比較器の電源を制御するようにしているが、最近では、位相比

較器はそれ自身がIC内部に取り込まれており、この位相比較器部分のみの電源 制御を行うのは現在のシンセサイザICの普及度から考えても現実的ではない。

[0006]

本発明は上記の点にかんがみてなされたもので、チャージポンプを用いたPL L周波数シンセサイザにおいて、チャージポンプの吐き出し、吸い込みのバランスを崩す可能性を小さくしたPLL周波数シンセサイザを提供することを目的とする。

[0007]

【課題を解決するための手段】

本発明は上記の目的を達成するために、電圧制御発信器の発生電圧の周波数と基準周波数との位相を比較する位相比較器の出力でチャージポンプを駆動し、該チャージポンプの出力で前記電圧制御発信器を駆動することによって、設定した所望の周波数の信号を出力するPLL周波数シンセサイザにおいて、前記チャージポンプの出力電圧および出力電流がその駆動限界に近い条件になる場合、前記電圧制御発信器の電源電圧を変動させ、前記電圧制御発信器の入力電圧の変化を相殺することを特徴とする。

[0008]

本発明の特徴は、図1で示されるように、従来のPLL周波数シンセサイザに VCO電源電圧設定装置を加えた構成を持つことにある。

[0009]

以上により構成されるPLL周波数シンセサイザにおいては、チャージポンプの出力電圧および出力電流がその駆動限界に近い条件になる場合、自動的にVCOの電源電圧が変動し、VCOの入力電圧の変化を相殺する。これによってPLLの高安定動作が可能である特徴を有する。

[0010]

また、本発明では、チャージポンプの出力電圧を極端に上下させないように、 設定する周波数によってVCOの電源電圧を制御することで見かけロック範囲を 広めている。

[0011]

従来、VCOの制御電圧が電源電圧またはグランドに近い場合においては、VCO自身の周波数感度が劣化する、あるいは発振停止などの現象を起こす可能性があるが、本発明によればこれらの現象が発生する可能性を小さくすることができる。

[0012]

なお、本発明によれば、VCOの電源は、単純なDC制御のみでよく、それ自身がIC化されるという可能性も少ないので、上記特開平10-107628号公報に開示された周波数シンセサイザと比べてより実用的である。

[0013]

また、上記特開平10-107628号公報には、VCO制御電圧による発振 限界についての記載も示唆もなく、この発振限界に関して詳細に言及している本 発明は新規性を有するものである。

[0014]

【発明の実施の形態】

以下、本発明の実施の形態を図面を参照して説明する。

[0015]

図1は、本発明によるPLL周波数シンセサイザの一実施の形態の回路を示す ブロック図である。

[0016]

図1に示すように、この回路は、基準周波数発生装置1と、リファレンスディバイダ2と、位相比較器3と、チャージポンプ4と、低域通過フィルタ(LPF)5と、電圧制御発振器(VCO)6と、プリスケーラ7と、制御装置8と、VCO電源電圧設定装置9と、バッファアンプ10とから構成されており、制御装置8によって切り替え可能な周波数を出力する。

[0017]

基準周波数発生装置1から発生された基準信号は、リファレンスディバイダ2により分周される。一方、VCO6はLPF5からの出力信号の電圧値に応じた周波数の出力信号を発生する。発生された信号はバッファアンプ10とプリスケーラ7とに分岐され、プリスケーラ7によって分周される。

[0018]

リファレンスディバイダ2で分周された信号とプリスケーラ7によって分周された信号とは位相比較器3によって比較され、両信号の周波数差および位相差に 比例したパルス信号をチャージポンプ4に出力する。

[0019]

チャージポンプ4は位相比較器3から出力されるパルス信号に基づいて出力信号をLPF5に出力する。LPF5はチャージポンプ4からの出力信号を平滑化して高周波成分を除去し、その結果でVCO6を制御する。VCO6は外部からの変調入力に応じて、周波数可変な信号を出力する。

[0020]

リファレンスディバイダ2とプリスケーラ7の分周値は、制御装置8によって任意に設定される。また、VCO電源電圧設定装置9は、制御装置8からの制御によって、VCO6に与える電源電圧を任意に設定する。バッファアンプ10はVCO6の信号を増幅して出力する。

[0021]

図2は、図1に示したVCO6の構成の一例を示す回路図である。

[0022]

このVCO6は、変形コルピッツ・クラップ型の発振回路の一種であり、低域 通過フィルタ5からの入力信号およびVCO電源電圧設定装置9から供給される 電源電圧は、それぞれ図2に示した位置から入力される。

[0023]

図2において、aは可変容量ダイオード(バリキャップダイオード)であり、 この可変容量ダイオードaに印加するDCバイアスを変化することにより、共振 回路におけるコンデンサ成分の容量が変わり、発振周波数が変化する。

[0024]

図3は、図1に示した制御装置8およびVCO電源電圧設定装置9の構成を示すブロック図である。

[0025]

図3に示すように、制御装置8は、各種パラメータを記憶した記憶装置11と

、記憶装置11に記憶したパラメータ等に基づいて制御を行うCPU12と、CPU12からの指示によってVCO電源電圧設定装置9が発生する電源電圧を制御するための制御電圧を発生する制御電圧発生部14と、CPU12からの指示によってリファレンスディバイダ2およびプリスケーラ7の分周数を設定する発振周波数設定分周数指定部13とから構成され、VCO電源電圧設定装置9は、基本の電圧・電流を発生する電圧・電流源15と、制御電圧発生部14からの制御電圧によってその抵抗値を可変させる電圧決定部分可変抵抗器16とから構成される。

[0026]

制御装置8内のCPU12は、発振周波数設定動作と同時に、その周波数に適したVCO電源電圧を計算し、その結果をVCO電源電圧設定装置9に送る。発振周波数設定分周数指定部13からの信号はリファレンスディバイダ2およびプリスケーラ7内の図示しない分周数設定レジスタに送られる。

[0027]

VCO電源電圧設定装置9は、制御回路8からの情報に基づいて、VCO6に供給する電源電圧を設定する。

[0028]

次に、図面を参照して本実施の形態の動作について説明する。

[0029]

図1の回路が安定して単一の周波数の信号を出力している場合において、この信号の周波数を変化すべく、制御装置8がリファレンスディバイダ2あるいはプリスケーラ7の分周値を変化させる。

[0030]

希望する周波数と現在の周波数との間に差が存在することで、位相比較器3の 出力も平衡状態ではなくなり、その結果チャージポンプ4の出力電圧は上昇ある いは下降することになる。

[0031]

ここで、制御装置8が、切り替え後のロックする予定の周波数に応じて、VC 〇電源電圧設定装置9に制御信号を送出し、VC〇電源電圧設定装置9はその信

号に応じてVCO6の電源電圧を調節する。

[0032]

VCO6の電源電圧を変化させることによって、その内部回路の発振素子のバイアスが変化し、発振周波数も変化する。これはすなわち、VCO6の制御電圧がほとんど変わらない状態においても、周波数を大きく変化可能であるといえる

[0033]

図4は、周波数切り替え動作時の各点の電圧変化を表すグラフであり、(a) はチャージポンプ4の出力を示すグラフ、(b) はVCO6の電源電圧を示すグラフ、(c) は均衡化されたVCO6の制御電圧を示すグラフである。図4(a)、(b) および(c) において、縦軸は電圧、横軸は経過時間であり、各グラフは横軸において同期している。

[0034]

VCO6において、低域通過フィルタ5からの入力とVCO電源電圧設定装置9からの入力とは完全に独立しており、ただし、この2つは時間的には同期している。

[0035]

本発明の本質は、発振周波数が変化してもVCO6の制御電圧が大きく変化しない点にある。従って、チャージポンプ4の出力に同期して、VCO電源電圧設定装置9からの電圧を変化させれば、VCO6の制御電圧は両方が相殺し合って、ほとんど動かないようになる。

[0036]

ところで、バッファアンプ10は、主としてこのPLL周波数シンセサイザの 負荷となる部分の急激な変動からVCO6を守るためのものであり、このバッフ アアンプ10の有無は本発明の本質には関係ない。また、リファレンスディバイ ダ2やプリスケーラ7は複数個存在してもよい。

[0037]

制御装置8は、図1に示した実施の形態ではマイクロプロセッサとメモリとにより構成されるインテリジェントシステムを仮定しているが、この制御方式は特

に限定しない。

[0038]

VCO電源電圧設定装置9によるVCO6の電源電圧設定は、ここでは連続的な変化が可能な可変抵抗器の類を仮定しているが、これは出力周波数が低・中・高の三現象程度の離散的変化でも構わない。

[0039]

【発明の効果】

以上説明したように、本発明によれば、図1に示したVCO6の発振周波数の 高低に関係なく、VCO6の入力電圧はおおむね一定の値にすることができる。

[0040]

これによって、チャージポンプ4の出力電圧も極端に高い状態、あるいは低い 状態にはならず、特に電流駆動型チャージポンプの場合は吐き出し、吸い込みに よる電流が少なくなる。従ってPLLが定常状態にある場合にこれらの動作によ る微少電流も少なくなり、VCO6の出力周波数偏差も小さくなることが期待さ れる。

[0041]

また、本発明によれば、VCO6の入力電圧が電源電圧あるいはグランドに極端に近づくことがなくなるため、VCO6の発振停止をあらかじめ予防できるほか、入力電圧が変化することによる周波数感度の変化を抑えることが可能である

【図面の簡単な説明】

【図1】

本発明によるPLL周波数シンセサイザの一実施の形態の回路を示すブロック 図である。

【図2】

図1に示したVCOの構成の一例を示す回路図である。

【図3】

図1に示した制御装置およびVCO電源電圧設定装置の構成を示すブロック図である。

【図4】

周波数切り替え動作時の各点の電圧変化を表すグラフの図であり、(a)はチャージポンプの出力を示すグラフ、(b)はVCOの電源電圧を示すグラフ、(c)は均衡化されたVCOの制御電圧を示すグラフである。


【符号の説明】

- 1 基準周波数発生装置
- 2 リファレンスディバイダ
- 3 位相比較器
- 4 チャージポンプ
- 5 低域通過フィルタ (LPF)
- 6 電圧制御発振器 (VCO)
- 7 プリスケーラ
- 8 制御装置
- 9 VCO電源電圧設定装置
- 10 バッファアンプ
- 11 記憶装置
- 12 CPU
- 13 発振周波数設定分周数指定部
- 14 制御電圧発生部
- 15 電圧・電流源
- 16 電圧決定部分可変抵抗器


【書類名】

図面


【図1】




【図2】



【図3】







【書類名】 要約書

【要約】

【課題】 チャージポンプを用いたPLL周波数シンセサイザにおいて、チャージポンプの吐き出し、吸い込みのバランスを崩す可能性を小さくしたPLL周波数シンセサイザを提供することである。

【解決手段】 チャージポンプの出力電圧および出力電流がその駆動限界に近い 条件になる場合、前記電圧制御発信器の電源電圧を変動させ、前記電圧制御発信 器の入力電圧の変化を相殺する。

【選択図】 図1

認定・付加情報

特許出願の番号

平成11年 特許願 第122254号

受付番号

59900414426

書類名

特許願

担当官

第七担当上席

0096

作成日

平成11年 5月 7日

<認定情報・付加情報>

【提出日】

平成11年 4月28日



識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社